PAT-NO:

JP404096454A

DOCUMENT-IDENTIFIER:

JP 04096454 A

TITLE:

COMMUNICATION CONTROL SYSTEM

PUBN-DATE:

March 27, 1992

INVENTOR-INFORMATION: NAME KAWASAKI, KEIKO SUMIYA, KAZUO IGI, YOZO TAHIRA, FUMIAKI FUJIZONO, KENJI

ASSIGNEE-INFORMATION:

NAME FUJITSU LTD

COUNTRY N/A

APPL-NO:

JP02210396

APPL-DATE:

August 10, 1990

INT-CL (IPC): H04L029/08, H04L007/00

ABSTRACT:

PURPOSE: To improve speed for transfer by providing a transfer speed changing means to transfer a data between both systems while changing speed for transferring the data, and a control means to control the data transfer processing of the transfer speed changing means.

CONSTITUTION: For example, when a system A1 connected to an SAM port requests the data transfer to a system B2, which is connected to a RAM port, to a data transfer device 3, a control means 5 sets an internal transfer direction in a transfer speed changing means 4 to a direction from the SAM to the RAM, transfer data are successively serially outputted from the head of the SAM, and the data are stored in the RAM. For the storage address of the RAM, the address set to a RAM access leading address register in the control means 5 in advance is defined as a leading address, and the data are successively stored. When the transfer from the SAM to the RAM is completed, the control means 5 requests the system B2 to read out the transferred data from the RAM, and the system B2 reads out the data from the RAM in the transfer speed changing means 4. Thus, the speed can be improved for transferring the data between two systems having different data transfer speed.

COPYRIGHT: (C) 1992, JPO&Japio

DERWENT-ACC-NO:

1992-132456

DERWENT-WEEK:

199217

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE:

Communication control system for transmitting between 2 systems - has transmission speed converting device for transmitting data between two systems after converting data transmission speed

PATENT-ASSIGNEE: FUJITSU LTD[FUIT]

PRIORITY-DATA: 1990JP-0210396 (August 10, 1990)

PATENT-FAMILY:			
PUB-NO	PUB-DATE	LANGUAGE	PAGES
MAIN-IPC			
AU 9181781 A	February 13, 1992	N/A	046
N/A			
AU 641795 B	September 30, 1993	N/A	000
G06F 005/06			
JP 04096454 A	March 27, 1992	N/A	016
H04L 029/08			
US 5394399 A	February 28, 1995	N/A	. 014
H04.T 003/22	2	,	. 011

APPLICATION-DATA:			
PUB-NO	APPL-DESCRIPTOR	APPL-NO	APPL-DATE
AU 9181781A 1991	N/A	1991AU-0081781	August 12,
AU 641795B 1991	N/A	1991AU-0081781	August 12,
AU 641795B	N/A	AU 9181781	N/A
JP 04096454A 1990	N/A	1990JP-0210396	August 10,
US 5394399A 1991	Cont of	1991US-0743886	August 12,
US 5394399A	N/A	1993US-0162908	December 8,

INT-CL (IPC): G06F005/06, H04J003/22, H04L007/00, H04L029/08

ABSTRACTED-PUB-NO: AU 9181781A

BASIC-ABSTRACT:

The transmission speed converting unit is for transmitting data between two systems after converting a data transmission speed. A control unit controls the conversion of the transmission speed and the data transmitting process to be performed by the transmission speed converting unit. The transmission speed converting unit comprises a dual port video RAM having a serial access memory SAM and a RAM. One system is connected to a port of either the SAM or the RAM, and the other system to the port of the other.

The data transmission between either of the systems and the dual port video RAM

can be performed at the transmission speed of either system. The data transmission between the SAM and the RAM in the dual port video RAM can be performed as an internal transmitting process. The control unit comprises a register for storing the start of store address in the dual port video RAM of the transmission speed converting unit. A register stores the number of data words in the SAM and a CPU.

ADVANTAGE - Higher speed data transmission.

ABSTRACTED-PUB-NO: US 5394399A

EOUIVALENT-ABSTRACTS:

Communication control device includes a transmission speed converting unit having a dual port video RAM contg. a RAM and a SAM, and a control unit having a register for storing a data store leading address of the RAM, a register for setting the number of words stored in the SAM, and a CPU. The dual port video RAM absorbs the difference between the data transmission speeds of these two systems, and permits the data transmission at a lower cost than when using a FIFO memory and at a higher speed than when using a buffer memory.

When data are transmitted, a user issues a data transmission request to the CPU in the control unit. According to the request, the CPU reads data from one system at its data transmission speed to the RAM or the SAM of the dual port video RAM, internally transmits the data between the RAM and the SAM, and finally transmits the internally transmitted data to the other system at its data transmission speed.

ADVANTAGE - Capable of transmitting data after converting data transmission speed when speed of sending system and receiving system differ.

CHOSEN-DRAWING: Dwg.1A/6 Dwg.3/6

TITLE-TERMS: COMMUNICATE CONTROL SYSTEM TRANSMIT SYSTEM TRANSMISSION SPEED CONVERT DEVICE TRANSMIT DATA TWO SYSTEM AFTER CONVERT DATA TRANSMISSION SPEED

DERWENT-CLASS: W01

EPI-CODES: W01-A04; W01-A07F;

SECONDARY-ACC-NO:

Non-CPI Secondary Accession Numbers: N1992-098816

F-99EC0145-US-EC CP-809 US F-357

⑩ 日本 国 特 許 庁 (JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平4-96454

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)3月27日

H 04 L 29/08 7/00

A 8949-5K

020-4M H 04 L 13/00

307 C

審査請求 未請求 請求項の数 6 (全16頁)

9発明の名称 通信制御方式

②特 顧 平2-210396

20出 顧 平2(1990)8月10日

@発 明 者 川 崎 恵 子 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

70発 明 者 炭 谷 和 男 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

匈発 明 者 井 木 洋 三 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

砂発 明 者 田 平 文 明 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

创出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 大菅 義之 外1名

最終頁に続く

明 籍 書

1. 発明の名称

通信制御方式

- 2. 特許請求の範囲
- 1) 転送速度の異なる二つのシステム、システム A(1) およびシステムB(2) の間のデータ転送を行なうデータ転送装置(3) において、

データ転送速度を変換して、システムA(1) ーシステムB(2)間のデータ転送を実行する転送速度変換手段(4)と、

前記転送速度変換手段(4)のデータ転送処理 を制御する制御手段(5)とを有することを特徴 とする遺信制御方式。

2) 前記転送速度変換手段 (4) は、一つのシリアル・アクセス・メモリ (SAM) と一つのランダム・アクセス・メモリ (RAM) からなるデェアルポート・ビデオ RAMで構成し、二つのシステムのうちの一方のシステムA (1) を該SAM

ボートに接続し、 (2) →システム B (2) →システム B (2) →システム B (1) →システム B (1) →システム C (1) からの転送のもまっち、 (1) からの転送のでは、シークを送った。 (2) はんりのでは、シークを送った。 (2) はんりのでは、カーンのでは、カ

4) 前記制御手段(5) は、転送データを前記転送速度変換手段(4) のSAMに蓄積する際の転送データ・ワード数を内部に有する転送ワード数段定レジスタに設定する請求項1記載の通信制御

方式。

٠.,

5)前記制御手段(5)は、システムA(1)から前記転送速度変換手段(4)内のSAMへの転送データ書き込みコマンドを受け取った場合に、RAM先限アドレス段定レジスタへの先限アドレスの設定、SAM→RAM前内部転送方向の設定(SAM→RAM方向)、転送ワード数段定を実行し、システムA(1)からSAMへのデータ転送を実行し、RAMからの転送データ機み出しをシステムB(2)に要求する請求項1記載の通信制御方式。

6) 前記制御手段(5)は、システムB(2)からシステムA(1)へのデータ転送の場合に、SAMからシステムA(1)へのデータ読み出してコマンドを受け取ると、RAM先頭アドレス設定はフッドを受け取ると、RAMが近に、RAM→SAM方向の内部転送を実行し、転送ワード数設定レジスタへのワード数設定後、SAMからシステムA(1)へ転送データを読み出し、転送する処理を

- 3 -

さらに詳しくは、送信例システムと受信例システムのデータ転送速度が異なる場合の通信制御方式 に関する。

(従来の技術)

転送速度の異なる二つのシステム間でデータ通信を実現する方式としては、従来、二つの方式が 存在する。第5図は、従来の方式の説明図である。

第1の方法は、転送速度の異なる二つのシステム(システムA51とシステムB52)の間に、メイン・メモリ53およびバッファ・メモリ54を置いて、転送速度を変換し、両システム間のデータ遊업を実現する方法である。

まず、システムA51とバッファ・メモリ54 を通信回線で結び、さらに、バッファ・メモリ5 4とメイン・メモリ53を接続し、メイン・メモ リ53をシステムB52と通信回線で結ぶ。ここ で、システムA51ーバッファ・メモリ54間の データ転送はDMAコントローラ55(DMAC ーA)が、バッファ・メモリ54ーメイン・メモ 起動する請求項1記載の通信制御方式。

3. 発明の詳細な説明

(祖 要)

送信側システムと受信側システムのデータ転送 速度が異なる場合の通信制御方式に関し、

データ転送速度の異なる2システム間のデータ 通信装置を、FIFOメモリを採用するよりも安 価に構成し、さらに転送速度を向上することを目 的とし、

転送速度の異なる二つのシステム、システムA およびシステムBの間のデータ転送を行なうデー タ転送装置において、データ転送速度を変換して、 システムA - システムB間のデータ転送を実行す る転送速度変換手段と、前記転送速度変換手段の データ転送処理を制御する制御手段とを有するよ うに様成する。

〔産業上の利用分野〕

本発明は、システム間の通信制御方式に係り、

- 4 -

リ 5 3 間の転送はCPU5 6 が、メイン・メモリ 5 3 - システムB 5 2 間の転送はDMAコントロ ーラ 5 7 (DMAC-B) が制御する。

システムB52からシステムA51にデータを 転送する場合には、まず、DMAC-B57の制 御によってシステムB52からメイン・メモリ5 3にデータを転送する。この転送T b 5 8 は、シ ステムB52のデータ転送速度で行なわれる。次 に、メイン・メモリ53に咎き込まれた転送デー 夕をCPU66が一つ一つ読み出し、パッファ・ メモリ54に書き込む。この処理は、CPU56 の通常のREAD/WRITEコマンドで実行す る。そして、最後に、DMAC-A55の制御に よって、パッファ・メモリ54からシステムA5 1 ヘデータが転送される。この転送Ta59は、 システムA51のデータ転送速度で行なわれる。 一方、システムA51からシステムB52ヘデ ータを転送する場合には、逆に、まず、DMAC - A55の制御によって転送データをシステムA 51からパッファ・メモリ54にDMA転送し、

次に、パッファ・メモリ54に書き込まれたでーたをCPU56が続み出し、メイン・メモリ53に書き込む。そして、最後に、メイン・メモリ53からシステムB52にDMAC-B57の観復によってデータがDMA転送される。

以上のように、第1の方法では、システムA5 1 とシステムB52の間にメイン・メモリ53と パッファ・メモリ54を置き、パッファ・メモリ 54ーメイン・メモリ53間の転送はCPUがR EAD/WRITE処理で実行することによって、 システムA51の転送Ta59とシステムB52の 転送Tb58の転送速度の違いを吸収する。第 2の方法は、システムA51とシステムB52の 間にFIFOメモリ60を配置する方法である。 このFIPOメモリ60には、書き込み速度と続 み出し速度を異なる速度に設定できるものを使う。

このFIFOメモリ60をCPU56で制御する。まず、システムA51からFIFOメモリ60に転送データを書き込む。この転送Ta59はシステムA51の転送速度で行なわれる。そして、

- 7 -

一方、第2の方法は、入出力速度の異なるF1FOメモリを使用するので、転送速度の面では問題はない。しかし、入力および出力の速度を任意に設定できるF1FOメモリは高価であり、これが問題である。

本発明は、データ転送速度の異なる2システム 間のデータ通信装置を、FIFOメモリを採用す るよりも安価に構成し、さらに転送速度を向上す ることを目的とする。

(課題を解決するための手段)

第1図は、本発明のブロック図である。本発明は、データ転送速度の異なる二つのシステム、システムA1、システムB2の間に、通信制御を実行するデータ転送装置3が存在することを前提とする。

まず、システムAおよびシステムBの間に配し、 データ転送速度を変換して両システム間のデータ 転送を実行する転送速度変換手段4を有する。

転送速度変換手段4は、RAM(ランダム・ア

FIFOメモリ60に書き込まれたデータを、頃にシステムB52へ転送する。この転送Tb58はシステムB52の転送速度で実行される。

(発明が解決しようとする課題)

しかしながら、従来の 2 方式にはどちらも問題 があった。

-8 -

クセス・メモリ)およびSAM(シリアル・アクセス・メモリ)からなるデュアルポート・ビデオ RAMで構成し、RAMポートおよびSAMポートを二つのシステムにそれぞれ接続する。SAMポートにシステムA1を、RAMポートにシステムB2を接続するものとする。

次に、前記転送速度変換手段4が実行するデー

夕転送を制御する制御手段5を有する。

制御手段 5 は、デュアルボート・で発展 A M レンスを格納にデータを格がない、アント・の表別では、デュアルボートの数定するためのR A M た 説の内では、アント・のでは、アント・のでは、アント・のでは、アンスタと、が、大人のでは、アンスタと、対象では、アンスタと、対象では、アンスタンでは、アンスタンでは、アンスタンでは、アンスタンでは、アンスタンでは、アンスタンでは、アンスタンでは、アンスストでは、対象を表別である。

システムA1からシステムB2にデータを転送する場合には、制御手段5は、システムA1から 該SAMへの転送データ書き込みコマンドを受け て、RAM先頭アドレス設定レジスタのアドレス 設定、SAM-RAM間の転送方向の設定(SA M→RAM方向)、転送ワード数段定レジスタの ワード数設定、SAM→RAMへのデータ転送起

-11-

向に設定する。さらに、制御手段 5 は、システム A 1 から転送ワード数の情報を受け取り、制御手 段 5 内の転送ワード・レジスタに S A M へ転送す るデータ・ワード数を設定する。

転送ワード・レジスタへの転送ワード数段で完了をトリガとして、制御手段5は、システムA1から転送速度変換手段4内のSAMへのデータが送来を起動する。これによって、システムA1からを送データがシリアルにSAMへ転送され、SAMがいっぱいになるの先頭から順に指摘すり、SAMがいっぱいになるか、またはシステムA1からの転送がステムA1からは野野5に送られる。

制御手段5は、システムA1からSAMへのデータ転送完了信号を受けて、SAMからRAMへの転送速度変換手段4内での内部転送を起動する。このとき、SAMの先頭から順に転送データがシリアルに出力され、そのデータがRAMへ格納される。RAMの格納アドレスは、先に制御手段5

助制御、システムB2へのRAMデータ読み出し 要求処理を実行する。システムB2からシステム A1へのデータ転送の場合には、制御手段5は、 SAMからシステムA1へのデータ読み出しコマンドを受けると、RAM先頭アドレス設定レジスタへの先頭アドレス設定、RAM→SAMへの内部に送りード設定、SAM→システムA1へのデータ転送の起動を実行する。

(作 用)

まず、システムA1からシステムB2にデータ を転送する。

システムA1は、データ転送装置3にシステムB2へのデータ転送を要求する。データ転送装置3の制御手段5がこの転送要求を受け取る。制御手段5は、制御手段5が有するRAMアクセス先頭アドレス・レジスタに、転送速度変換手段4内のRAMの格納アドレスをセットし、転送速度変換手段4内での内部転送方向をSAM→RAM方

-12-

内のRAMアクセス先頭アドレス・レジスタに設定されたアドレスを先頭アドレスとし、順に格納される。

SAM→RAM間の転送が終了すると、転送速度変換手段4は転送終了を制御手段5に通知する。 劇御手段 5 は、システム B 2 に対して、RAMから転送データを読み出すように要求する。システム B 2 はこの要求を受けて、転送速度変換手段4内のRAMからデータを読み出し、システム B 2 に転送する。データの読み出しアドレスは、 側御手段 5 内のRAMアクセス先頭アドレス・レジスタに指定されている。

以上の動作により、システムAlからシステム B2へのデータ転送が完了する。

一方、システムB2からシステムA1へデータを転送する場合には、システムB2がデータ転送装置3に転送要求を送る。そして、システムB2は転送速度変換手段4内のRAMにデータを書き込む。システムB2からRAMへのデータ書き込みが終了すると、システムB2は転送終了通知を

制御手段5へ送る。

制御手段5は、この転送終了通知を受けて、次にシステムB2がRAMにデータを格納した先頭アドレスを、制御手段5内のRAMアクセス先頭アドレス・レジスタにセットする。この設定が完了すると、制御手段5は、転送速度変換手段4内のRAM→SAM間の内部転送を起動する。

伝送速度変換手段4は、RAMに格納された伝送データをSAMに送り、SAMの先頭から順にデータを格納する。RAM→SAM間の転送が終了すると、終了した旨を知らせる信号が制御手段5に送られる。

制御手段5はRAM→SAM間転送完了信号を 受けて、転送ワード・レジスタにSAMに格納さ れた転送データのワード数をセットする。この設 定が完了後、システムA1に対して、SAMから データを読み出すように命令する。システムA1 は、SAMの先頭から順に、制御手段5の転送ワード・レジスタに設定されたワード数分だけデー タを読み出す。

-15-

よび出力をシリアルに実行するSAM22と、通常のRAM23で構成されている。SAM22とRAM23はデュアルボート・ビデオRAM20内部で接続されている。デュアルボート・ビデオRAM20の一方のボートであるSAM22の入出力ボートはシステムA1と接続され、システムA1とでデオRAM20の低方のボート、すなわちRAM23の入出力ボートはシステムB2と接続され、システムB2-RAM23間データ転送Tb25を実行する。

システムA1-SAM22間データ転送Ta24、および、システムB2-RAM23間データ転送Tb25には、例えば、DMA(直接メモリ・アクセス)転送を使用する。但し、データ転送Ta24の転送速度と、データ転送Tb25の転送速度が異なる。

関御回路 2 1 は、 関御回路 2 1 の全体の制御を 行なう C P U 2 6 、および、 デュアルポート・ビ デオ R A M 2 0 内の S A M 2 2 を制御する S A M 以上の処理により、システムB2からシステム A1へのデータ転送が完了する。

(実 施 例)

以下、第2因乃第4因を参照しなから実施例を 説明する。

第2図は、本発明の一実施例のシステム構成図である。

本実施例のシステムは、大まかにいって、データの転送および受信を実行するシステムA1、システムB2、およびデータ転送装置3からなる。システムA1、システムB2は、例えば、マイクロプロセサとメモリ、入出力ィンタフェース等を備えたCPUシステムである。

データ転送装置3は、データ転送速度を変換してシステムAlからシステムB2へデータを受け渡すデュアルポート・ビデオRAM20と、デュアルポート・ビデオRAM20のデータ転送を制御する制御回路21からなる。

デュアルポート・ビデオRAM20は、入力お

- 16 -

 CPU26は、SAM制御回路27およびRAMーSAM間転送制御回路28、RAM制御回路29、システムA1、システムB2とそれぞれ接続している。また、SAM制御回路27は、CPU26のほか、SAM22およびRAMーSAM

間転送制御国路28と、RAM制御国路29は、CPU26のほか、RAM23およびRAM-SAM間転送制御国路28と接続している。さらに、RAM-SAM間転送制御回路28は、CPU26、SAM制御国路27、RA制御団路29、デュアルボート・ビデオRAM20のSAM22-RAM23間の信号線に接続している。

次に、本実施例のシステムの動作を、第3図の 一実施例のフローチャートに沿って説明する。

まず、システムA1からシステムB2へデータ を転送する(第3図(a))。

システムA 1 が、制御回路 2 1 内の C P U 2 6 にシステムA 1 ーシステムB 2 間のデータ転送を要求する (S 1)。 C P U 2 6 は、この要求信号を受けて、まず、 R A M ー S A M 間転送制御回路 2 8 内の R A M アクセス先頭アドレス・レジスタ 3 1 にデータを格納する先頭アドレスをセットする (S 2)。 R A M ー S A M 間転送制御回路 2 8 は、先頭アドレスがセットされると、 R A M 2 3 ー S A M 2 2 間のデータ転送方向の情報をデュア

ルポート・ビデオRAM20内のSAM22-RAM23間の信号線に送る(S3)。この場合、方向はSAM22→RAM23の方向に設定される。

次に、CPU26は、SAM制御団路27内の 転送ワード・レジスタ30に、システムA1から 転送されるデータのワード数をセットする(S4)。 SAM制御国路27は、ワード数のセットが完了 すると、SAM22に対して、システムA1ーS AM22間のデータ転送を起動する命令を送る。 この信号を受けて、システムA1からSAM22 へデータ転送Ta24は、元アータが転送される る(S5)。データ転送Ta24は、配数では、転 送だよって行なわれる。SAM22へたデータがシリアルに入力された、 タはSAM22の先頭から順次、格納される。

システムA 1 から S A M 2 2 へのデータ転送が 完了すると、 S A M 2 2 は、 S A M 制御回路 3 0 に対して、転送完了週知信号を送る (S 6)。 S A M 制御回路 3 0 は、この通知を受けて、 R A M

-19-

- S A M 間転送制御回路 2 8 に対して、システム A 1 - S A M 2 2 間転送完了を伝え、R A M - S A M 間転送制御国路 2 8 は、この信号を受けて、S A M 2 2 - R A M 2 3 間の転送開始信号を送る。この信号によって、S A M 2 2 からR A M 2 3 へのデータ転送が開始される(S 7)。

この数、SAM22に格納済みのデータがSAM22の先頭から順に出力され、RAM23に送られる。一つの信号で、SAM22内のデータがすべてRAM23へ送られる。RAM23への格納アドレスは、RAMアクセス先頭アドレスは、RAMアクセス先頭アドレスは、RAMアクセス先頭アドレスは、特質である。SAMーRAM間転送が終了すると、終了週知信号がデュアルポート・ビデオRAM20からRAMーSAM間転送制御回路28からCPU26へ伝えられる。

CPU26は、RAM-SAM間の転送完了個 号を受けて、システムB2に対して、RAM23 - 20 -

から転送データを読み出すよう命令を送る(S 8)。システムB 2 は、この命令を受けて、RAM 2 3 からデータ転送T b 2 5 によりデータを読み出す(S 9)。通常、データ転送T b 2 5 にもD M A 転送で行ない、データ転送T b 2 5 の制御はRAM制御回路 2 9 は、RAM ー S A M 間転送制御回路 2 8 内のRAMアクセス先頭アドレス・レジスタ 3 1 の内容からRAM 2 3 に格納されているデータの先頭アドレスを知り、その先頭アドレスから順にDM A 転送する。

以上の処理により、システムA1からシステムB2へのデータ転送が完了する。一般に、SAM22の容量は小さいので、システムA1から転送したいデータ容量がSAM22の容量よりも大きいことが多い。この場合、S1~S9の処理を何度も繰り返して、全データを転送する。

次に、システムB2からシステムA1へのデータ転送の手順を説明する(第3図(b))。

システムB2からシステムA1ヘデータを転送

する場合には、システムB2がCPU26に対してシステムA1へのデータ転送を要求する(S10)。そして、システムB2は、RAM23に対して、転送するデータをデータ転送Tb25によって書き込む(S11)。 通常、データ転送Tb25はDMA転送である。そして、RAM23へ転送データをすべて書き込むと、システムB2はCPU26に対して転送終了通知信号を送る(S12)。

CPU26は、この転送終了通知信号を受け取って、まず、RAMーSAM間転送制御回路28内のRAMアクセス先頭アドレス・レジスタ31に、システムB2が転送データを書き込んだRAM23の先頭アドレスをセットする(S13)。RAMーSAM間転送制御回路28は、先頭アドレスがセットされると、デュアルポート・ビデオRAM20内のRAM23ーSAM22間転送る。この場合、RAM23→SAM22の方向に設定する。さらに、この転送方向設定完

- 23 -

から転送ワード・レジスタ30にセットされたワード数分だけデータを読み出す。データ転送Ta24は、通常、DMA転送で行なう。

デュアルポート・ビデオRAM20内のSAM22とRAM23の容量は、通常、RAM23の方が大容量である。システムB2からRAM23に転送されたデータ容量がSAM22の容量よりも大きい場合には、デュアルポート・ビデオRA20内の内部転送(S14)以降の処理、すなわち、S14~S16の処理を何度か繰り返し実行することになる。

以上の処理によって、システムB2からシステムAIへのデータ転送が完了する。このようにして、データ転送速度の異なるシステムAIーシステムB2間のデータ転送が可能になる。

第4図は、転送制御回路の詳細な税明図である。 CPU26にはマイクロプロセサを使用できる。 SAM制御回路27は、システムA1-SAM2 2間の転送要求をシステムA1に出すための転送 リクエスト信号制御回路40と、転送ワード・レ 了後、RAM23-SAM22間の内部転送を起動する(S14)。

この内部転送は、RAM-SAM間転送制御回路28の制御によって実行される。すなわち、RAM-SAM間転送制御回路28が転送信号を一つ出すと、RAM23から、最大、SAM22の容量分のデータが出力され、SAM22に送られ、SAM22の先頭から順に格納される。

この転送が終了すると、転送完了信号がRAMーSAM間転送制御回路28からCPU26へ送られ、この信号を受けて、CPU26は、SAM制御回路27内の転送ワード・レジスタ30に、RAM23からSAM22に内部転送されたデータのワード数をセットする(S15)。ワード数がセットされると、SAM制御回路27はSAM22に対して、SAM22ーク転送Ta24を起動する信号を送る。さらに、CPU26がシステムA1に対して、SAM22からデータを読み出すように命令を送る。

システムA1はこの命令を受けて、SAM22

-24-

ジスタ30、1個の否定人力のANDゲート41、 1個の3入力ORゲード42からなる。転送リク エスト信号制御回路40はフリップ・フロップ回 路、転送ワード・レジスタ30はシフト・レジス タである。

一方、RAM-SAM間転送制御回路28は、 RAMアクセス先頭アドレス・レジスタ31と、 RAM-SAM間転送および転送方向の制御回路 43からなる。RAMアクセス先頭アドレス・レ ジスタ31はフリップ・フロップ回路である。

デュアルポート・ビデオ R A M 2 0 は、 S A M 2 2、 R A M 2 3、 および、二つのドライバ(4 4 および 4 5) からなる。この説明図では、デュアルポート・ビデオ R A M 2 0 内の S A M 2 2 のポートに接続するシステム A 1 のみを記述し、 R A M 2 3 倒のポートに接続するシステム B 2 は省いている。システム B 2 ー R A M 2 3 間のデータ 転送の説明は、通常の書き込み/読み出し処理を R A M 制御回路 2 9 の制御に従って実行するので、ここでは省略するものとする。

システムA1のデータ入出力端子(DATA)はデュアルポート・ビデオRAM20内のSAM22と結ばれ、双方向のデータ通信を行なう。また、システムA1の同期信号端子もSAM22と接続され、転送データの同期をとる信号をSAM22に送る。

デュアルポート・ビデオRAM20内のSAM 22のDATA端子とRAM23のDATA端子 は、例えば1ワード幅の転送が可能である。それ で、SAM22ーRAM23間の転送方向を対立して、SAM22ーRAM23間の転送方向に分分を れ、それぞれのデータ線は二つに分分を れ、それぞれのデータ線は二つにか45 をかに、それぞれのデータ線は二つにか45 をかに、それぞれのデータ線は二つにか45 なたがに、それぞれのデータは二つにか45 をからしている。ドライバ45 に送おりいべたが おり、それぞれ、RAMーSAM間転送おといるに おり、それぞれ、RAMーSAM間転送おといるに おり、それぞれ、RAMーSAM間転送おといるに おり、それぞれ、RAMーSAM間転送おといるに おり、それぞれ、RAMーSAM間転送おといるに おり、それぞれ、RAMーSAM間転送おといる。 に対している。ドライバ45には のとき、SAM22一RAM23の方向にデ理で を通す。一方、ドライバ45には のとするには のときるの方のに のときるのたりのと

- 27 -

D端子ん接続されている。転送ワード数のデータや、RAMアクセス先類アドレスのデータがCPう26のDATA端子から送られる。CPU26のDAR端子は、RAM-SAM間転送制御回路28のRAM-SAM間転送および転送方向の制御団路43に接続され、デュアルポート・ビデオRAM20内での内部転送方向(RAM→SAM、あるいは、SAM→RAM)を示す信号を送る。

一方、SAM制御回路27内の転送リクエスト 信号制御回路40のTREQ端子は、システムA 1と接続され、CPU26からの転送ワード・レ ジスタ書き込み信号(TCRW)の入力を受けて、 システムA1に対して転送要求信号を出力する。

また、SAM制御回路27内の転送ワード・レジスタ30への入力としては、CPU26からの転送ワード・レジスタ書き込み信号(TCRW)とデータ(DATA)のほかに、CP信号(クロック・パルス信号)がある。そして、出力としてQ塊子から転送ワード数を出力する。この出力(Q)は否定入力のANDゲード41に入力され

接続されており、SBが高レベルのとき、RAM 23→SAM22の方向にデータ転送が可能にな る。

次に、制御回路の回路接続を説明する。

まず、CPU26のTCRW端子(転送り間でCRW端子(転送り間でCRW端子(転送り間間のTCRW端子(SAMM回路40を子)は高いでは、SAMM回路40を送りたり、CPを書き込むタイミングは号を送る。とは、TPU26のTARWでは、TPUストレジスタ書き込み信号のCP端子とは、アドレス・レジスタのCP端子AM間転送制御回路27内のCP端子A2に接続する。M制御回路27内のCR端子A2に接続する。

また、CPU26のDATA端子は、SAM制御回路27内の転送ワード・レジスタ30のD端子、および、RAM-SAM間転送制御回路28のRAMアクセス先頭アドレス・レジスタ31の

- 28 -

る。この否定入力ANDゲート41によって、転送ワード・レジスタ30から出力われた転送ワード数が0になったときに、否定入力ANDゲード41は高レベル('1')を出力する。

この出力は3入力ORゲード42に出力される。 ORゲート42の他の二つの入力端子は、システムA1のTEND端子(転送終了信号端子)、および、CPU26のTARW端子(RAMアクセス先頭アドレス・レジスタ書き込み信号)と接続されている。3入力ORゲード42の出力は、RAM一SAM間転送および転送方向の制御団路43の入力信号となり、SAM-RAM間転送の起動、あるいはSAM-RAM間転送の完了を示す信号となる。

RAM-SAM間転送制御回路28内のRAMアクセス先頭アドレス・レジスタ31の入力はCPU26からのTARW信号(RAMアクセス先類アドレス・レジスタ書き込み信号)とデータ(DATA)であり、出力として、RAMのアドレス信号(MA端子)をデュアルポート・ピデオ

RAM20内のRAM23に送る。

٦.

一方、RAM-SAM間転送制御回路28内のRAM-SAM間転送および転送方向の制御回路43の入力としては、前述した3入力ORゲード42の出力信号と、CPU26からの転送方向指定信号(DAR)がある。そして、この制御回路43は、SAM-RAM間方向制御信号(SE端子)と、RAS信号、CAS信号、TR/OE信号、書き込みエネーブル信号(WE端子)を出力する。

SAM-RAM間方向制御信号(SB縮子)は、SAM-RAM間にある二つのドライバ(44および45)のドライブ信号となり、この信号が低レベル('0')のときRAM→SAM方向に、高レベル('1')のときSAM→RAM方向に転送方向が指定される。この他の出力信号(RAS信号、CAS信号、TR/OB信号、WB信号)はすべてRAM23の入力信号となり、RA23の制御に使用される。

次に、システムAlからデータが転送される場

-31-

間転送および転送方向の制御回路43に入力され、RAM-SAM間転送および転送方向の制御回路43は、この入力信号に従って、SAM-RAM間方向制御信号をSE端子から出力する。今、SE端子は高レベル('1')となり、SAM→RAM方向に転送方向が設定される(第3図(a)のS3)。

次に、CPU26は、TCRW端子とDATA 端子から、それぞれ、転送ワード・レジスタ書き 込み信号と転送ワード数データを出力する。この 二つの信号は転送ワード・レジスタ30に送られ、 転送ワード数がレジスタにセットされる(第3四 (a)のS4)。

転送ワード・レジスタ書き込み信号(TCRW)は、また、転送リクエスト信号制御回路40に入力され、転送リクエスト信号制御回路40はシステムA1に対して転送要求信号(TRBQ)を出力する。この信号(TRBQ)を受けて、システムA1はデータ転送を開始する(第3図(a)のS5)。システムA1からのデータ転送が終了す

合のこの制御国路の動作を説明する。

まず、システムA1からCPU26に対してデ ータ転送要求が出される(第3図(a)のS1)。 すると、CPU26はTARW端子とDATA端 子から、それぞれ、RAMアクセス先頭アドレス ・レジスタ書き込み信号(TARW)とRAMァ クセス先頭アドレス・データを出力する。 TAR W信号はRAMアクセス先頭アドレス・レジスタ 31および3入力ORゲード42に入力される。 この信号を受けて、RAMアクセス先頭アドレス ・レジスタ31はレジスタに先頭アドレスをセッ トレ (第3図 (a) のS2)、RAM23に対し てRAMのアドレス信号 (MA) を出力する。3 入力ORゲート42の出力は、TARW信号が高 レベル('1')の間、高レベル('1')にな る。この信号によって、RAMISAM間転送お よび転送方向の制御回路43はRAM-SAM間 転送の処理を起動することになる。

CPU26は、次に、転送方向指定信号をDA R端子から出力する。この信号はRAM-SAM

- 3 2 -

ると、システムA1はTBDN端子から転送終了信号を出力する(第3図(a)のS6)。この信号(高レベル)は3入力ORゲート42に入力される。そして、3入力ORゲード42の出力が高レベル('1')となり、RAMーSAM間転送および転送方向の制御回路43の入力が高レベルになる。これによってSAM→RAM間データ転送が開始される(第3図(a)のS7)。

SAM→RAMのデータ転送の間、転送ワード・レジスタ30には1ワード転送されるごとにクロック・パルスCPが入力され、その都度、ワード飲がダウン・カウントされる。すべてのデータがSAM22→RAM23に転送された時点なので、ロックは「0」となる。出力Qが「1」となるなり、3入力ORゲート41の出力が「1」となる。この信号がRAMーSAM間転送および転送方向の終了が通知される。

以上の動作で転送データのRAM23への転送

が完了する。その後、 C P U 2 6 がシステム B 2 に対して R A M 2 3 の読み出し要求を出し (第 3 図 (a) の S 8)、 システム B 2 が R A M 2 3 からデータを読み出すことによって、 システム A 1 からシステム B 2 へのデータ 転送が完了する。

システムB2からシステムA1へデータを転送する場合の制御国路の動作を次に説明する。説明は、転送データがシステムB2からRAM23に転送され(第3図(b)のS10、S11)、この転送が充了した(第3図(b)のS12)した時点から始める。

RAM23へのデータ転送終了通知をCPU26が受け取ると、CPU26は、TARW端子とDATA端子から、それぞれ、RAMアクセス先頭アドレス・レジスタ書き込み信号(TARW)とRAMアクセス先頭アドレス・データを出力する。TARW信号はRAMアクセス先頭アドレスク31はレジスタに先頭アドレス・レジスタ31はレジスタに先頭アドレス・レジスタ31はレジスタに先頭アド

- 3 5 -

この二つの信号は転送ワード・レジスタ30に送られ、転送ワード数がレジスタにセットされる (第3図(b)のS15)。

転送ワード・レジスタ書き込み信号(TCRW)は、また、転送リクエスト信号制御回路40に入力され、転送リクエスト信号制御回路40はシステムA1に対して転送要求信号(TREQ)を受けて、システムA1はSAM22からのデータ読み出しを開始し(第3図(b)のS16)、転送ワード・レジスタにセットされたワード数分のデータをSA22から読み出す。以上の動作によって、システムB2からシステムA1への転送が完了する。

(発明の効果)

本発明によって、1個のデュアルポート・ビデオRAMだけを使用して転送速度の異なる2システム間のデータ転送が可能になり、転送速度可変のFIFOメモリを使用するよりも安価にデータ転送システムを構成することが可能になる。また、

レスをセットし (第3図(b)のS13)、RA M23に対してRAMのアドレス信号(MA)を 出力する。3入力ORゲート42の出力は、TA RW信号が高レベル ('1') の間、高レベル ('1') になる。この信号によって、RAM-SAM間転送および転送方向の制御回路43はR AM-SAM間転送の処理を起動することになる。 CPU26は、次に、転送方向指定信号をDAR 端子から出力する。この信号はRAM-SAM間 転送および転送方向の制御回路43に入力され、R AM-SAM間転送および転送方向の制御回路 4 3は、この入力信号に従って、SAM-RAM間 方向制御信号をSB端子から出力する。今、SB 端子は低レベル ('O')となり、RAM→SA M方向に転送方向が設定される。転送方向が決定 されると、RAM23→SAM22へのデータ転 送が開始される(第3図(b)のS14)。転送 が完了すると、CPU26は、TCRW端子とD ATA端子から、それぞれ、転送ワード・レジス 夕審き込み信号と転送ワード数データを出力する。

- 36 -

デュアルポート・ビデオRAMを使用することにより、RAMーSAM間の内部転送をプロック単位に行なうことができ、通常のRAMとバッファ・メモリを使用したデータ転送よりも転送速度が向上する。さらに、CPUはデータ転送の要求とデータ転送中は他の処理を実行可能であり、CPうの処理性能が向上する。

4. 図面の簡単な説明

第1図は本発明のブロック図、 第2図は一実施例のシステム構成図、 第3図は一実施例のフローチャート、 第4図は転送制御回路の説明図、 第5図は従来の方式の説明図。


1 · · · システムA、

2 · · · システムB、


3・・・データ転送装置、

4・・・転送速度変換手段、

5 · · · 制御手段.




本発明のプロック図第1図





RAM: random access memory CPU: central processing unit


第2四

-実施例のシステム構成図









従来方式の説明図 第 5 図

第1頁の続き

⑫発 明 者 藤 園 賢 治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内